芯片级失效分析与板级失效分析并非同一套流程的简单放大或缩小，二者在失效对象、物理尺度、缺陷来源、定位逻辑和设备组合上存在系统性差异。前者聚焦晶圆、裸片、封装内部微结构，追求纳米级缺陷还原；后者覆盖PCB、元器件、焊点、互连与整板功能，关注装配、热、电、机械应力共同作用下的失效闭环。准确区分两类分析，才能避免盲目拆解、过度破坏和结论偏移。
一、对象与尺度：从晶圆内部到整机互连
1. 芯片级失效分析关注什么
芯片级失效分析的对象通常是晶圆、裸片、封装内部结构，尺度可延伸到微米甚至纳米级别。分析重点包括有源区、栅氧化层、金属互连层、通孔、焊盘、凸点、钝化层、TSV、Die Attach、塑封料界面等。其核心任务不是简单判断“芯片是否损坏”，而是回答缺陷位于哪一层、属于工艺缺陷、封装缺陷、设计裕量不足，还是外部过应力造成。
在半导体器件中，芯片级分析常服务于良率提升、封装可靠性改善、客户投诉闭环和失效责任界定。对于高可靠性汽车电子、工业控制、电源管理、存储器件、射频器件等应用，芯片级结论往往直接影响产品改进方向。
2. 板级失效分析关注什么
板级失效分析的对象是PCBA、整机模块、焊点、元器件、互连结构和系统功能，尺度从整板、元件本体、引脚、焊盘到PCB走线、过孔、连接器、散热界面。分析重点是失效是否发生在元件本体、焊接界面、PCB材料、装配工艺、热设计、机械结构或外部电气应力。
板级失效分析更强调“功能—网络—器件—界面”的逐级隔离。工程师需要结合电测、热成像、X-ray、边界扫描、ICT、切片、染色拉脱、温循和振动等方法，判断失效是单点缺陷、系统性工艺问题，还是使用环境导致的寿命退化。
二、失效机理：缺陷来源决定分析路径
1. 芯片级常见失效机理
芯片级失效机理通常与半导体制造、封装工艺和器件内部电应力相关。常见类型包括：
- 工艺缺陷：颗粒污染、刻蚀残留、金属桥接、通孔开路、光刻偏移、膜厚异常。
- 电过应力：EOS、ESD造成栅氧击穿、金属熔断、局部短路或漏电。
- 可靠性退化：电迁移、经时介质击穿、热载流子注入、NBTI等长期退化机制。
- 封装缺陷：Die Crack、Delamination、Underfill空洞、Bump开裂、Mold Compound与芯片界面分离。
- 设计相关失效：Latch-up、IR Drop、局部热集中、键合线间距不足等。
2. 板级常见失效机理
板级失效机理更多来自装配、材料、热机械应力和使用环境。常见类型包括：
- 焊点失效：冷焊、虚焊、润湿不良、IMC过厚、BGA焊点疲劳开裂。
- PCB失效：CAF导电阳极丝、孔壁裂纹、铜箔分离、阻焊开裂、走线腐蚀。
- 元件本体失效：电容裂纹、电感磁芯破损、IC封装内部键合线断开。
- 热应力失效：局部热点、功率器件热疲劳、散热界面退化、热循环开裂。
- 机械应力失效：跌落、振动、弯曲、装配应力导致焊点或元件损伤。
- 污染与腐蚀：助焊剂残留、离子污染、潮气侵入、电化学迁移。
三、流程差异：从电性定位到物理剖面
1. 芯片级失效分析流程
芯片级流程强调先定位、再开封、后剖层。由于器件内部结构高度集成，破坏性拆解前必须尽可能保留电性证据和缺陷位置，避免开封或切片造成二次损伤。
- 确认失效现象、失效引脚、电性参数和可复现性。
- 进行非破坏检查，包括外观、X-ray、C-SAM、红外或热发射成像。
- 使用EMMI、TIVA、OBIRCH、LVP等方法定位漏电、短路、开路或热点。
- 根据缺陷位置选择开封、去层、FIB切割或SEM剖面。
- 结合EDS、AES、SIMS等材料分析手段判断成分与工艺来源。
- 将缺陷位置映射到晶圆版图、封装结构或工艺步骤。
- 输出失效机理、责任环节和整改建议。
2. 板级失效分析流程
板级流程强调从整板功能到局部界面逐级缩小范围。分析过程需要兼顾电性、结构、热和机械因素，避免只观察元件外观而忽略互连和装配应力。
- 复现整板功能故障，记录测试条件、故障现象和失效位置。
- 通过外观检查、X-ray、3D CT、红外热像初步判断异常区域。
- 利用ICT、边界扫描、供电网络阻抗、信号完整性测试隔离故障网络。
- 锁定到具体元件、焊点、过孔、走线或连接器。
- 进行非破坏确认，如声扫、染色拉脱、剪切拉力、弯曲测试。
- 对可疑位置做金相切片、SEM、EDS，观察裂纹、润湿、IMC和腐蚀。
- 结合温循、湿热、振动、跌落等可靠性试验复现失效。
- 输出失效模式、根因、风险范围和改善措施。
3. 关键节点对比
| 分析节点 | 芯片级失效分析 | 板级失效分析 |
|---|---|---|
| 失效对象 | 晶圆、裸片、封装内部结构 | PCBA、焊点、元件本体、互连、整机功能 |
| 尺度范围 | 微米、纳米级 | 毫米、微米级 |
| 定位重点 | 缺陷层位、器件区域、电性异常点 | 故障网络、焊点状态、界面质量、热机械路径 |
| 常用手段 | EMMI、TIVA、OBIRCH、FIB、SEM、EDS | X-ray、CT、热成像、ICT、切片、C-SAM |
| 破坏性控制 | 极高，开封和去层不可逆 | 较高，但可保留对照样品和局部剖视 |
| 判定依据 | 版图、工艺、材料、电学模型 | IPC/JEDEC标准、装配规范、环境载荷 |
| 输出重点 | 缺陷位置、机理、工艺责任 | 失效模式、设计或工艺改善、风险范围 |
四、设备与方法：精度、损伤性和信息维度不同
1. 芯片级常用设备与方法
芯片级分析对设备精度和样品制备要求更高，通常需要电性定位与物理剖面相互印证。
| 设备/方法 | 主要作用 | 适用场景 | 注意事项 |
|---|---|---|---|
| EMMI | 捕捉漏电、短路或击穿产生的光发射 | 漏电、短路、栅氧击穿定位 | 对样品表面状态和封装开封要求高 |
| TIVA/OBIRCH | 通过激光诱导热效应或电阻变化定位缺陷 | 开路、高阻、金属缺陷 | 需避免热损伤掩盖原始失效 |
| FIB | 纳米级定点切割与剖面制备 | 金属层、通孔、TSV、Bump内部缺陷 | 样品制备成本高，需精准选点 |
| SEM | 高分辨率形貌观察 | 裂纹、颗粒、腐蚀、金属迁移 | 需配合导电处理避免荷电 |
| EDS | 微区成分分析 | 污染元素、金属扩散、腐蚀产物 | 轻元素和痕量元素能力有限 |
| C-SAM | 检测封装内部空洞、分层 | 塑封料界面、Die Attach、Underfill | 对微小分层分辨率受频率限制 |
2. 板级常用设备与方法
板级分析更强调系统级隔离和界面完整性评估，设备选择通常从非破坏到破坏逐步推进。
| 设备/方法 | 主要作用 | 适用场景 | 注意事项 |
|---|---|---|---|
| 3D X-ray/CT | 观察焊点、BGA、过孔、内部空洞 | 虚焊、桥连、空洞、断裂初步筛查 | 对微裂纹识别有限，需配合切片 |
| 红外热像 | 定位异常发热区域 | 短路、高阻、散热不良、功率器件异常 | 受表面发射率和遮挡影响 |
| ICT/边界扫描 | 检测开短路、元件缺失、焊接连通性 | 批量板级故障隔离 | 对功能缺陷和间歇故障能力有限 |
| 金相切片 | 观察焊点润湿、IMC、裂纹、孔壁质量 | 焊接界面、PCB互连失效 | 取样位置偏差可能漏判 |
| 染色拉脱 | 判断裂纹是否真实存在及扩展路径 | BGA、LGA、陶瓷元件焊点 | 需规范操作避免假裂纹 |
| 温循/振动/湿热 | 复现环境应力导致的间歇失效 | 可靠性寿命、现场偶发故障 | 试验条件需贴近真实使用场景 |
3. 方法选择原则
两类分析都遵循相似的方法学原则，但执行细节不同。芯片级更重视电性定位与物理剖面的对应关系，板级更重视故障网络与界面失效的对应关系。
- 先做非破坏检查，保留原始状态和可追溯证据。
- 先宏观定位，再微观分析，避免盲目开封或切片。
- 电性结果、热结果、结构结果需要交叉验证。
- 对失效样品和良品样品设置对照组，提高结论可信度。
- 破坏性方法必须记录样品状态、位置、角度和制备过程。
五、判定标准与输出结果
1. 芯片级判定标准
芯片级失效分析需要判断缺陷是否发生在晶圆制造、封装组装或外部应力阶段。判定依据包括缺陷坐标、层位、形貌、成分、电学模型和工艺窗口。对于ESD/EOS损伤，需要区分是板级过应力导致芯片内部损伤，还是芯片自身设计裕量不足；对于封装失效，需要判断是Die Attach、塑封、键合还是基板互连问题。
2. 板级判定标准
板级失效分析通常结合IPC-A-610、J-STD-001、JEDEC、AEC-Q等标准或客户规范进行判定。重点包括焊点润湿状态、裂纹长度与位置、IMC厚度、空洞率、过孔导通、CAF路径、元件损伤程度、热设计裕量等。对于间歇性故障，还需评估应力复现结果与现场失效条件的一致性。
3. 报告输出重点
芯片级报告应突出缺陷位置、失效机理、工艺关联和责任边界，例如漏电点位于哪一层金属、短路区域是否与版图中的敏感结构对应、裂纹是否由封装应力或外部机械力造成。板级报告应突出故障网络、失效界面、设计或工艺改善建议，例如焊点疲劳由热循环引起，建议优化布局、增加散热、调整钢网设计或改善回流曲线。
六、典型场景与协同关系
1. 芯片级失效分析适用场景
- 晶圆良率异常，需要定位工艺步骤。
- 封装后出现漏电、短路、开路、功能失效。
- 客户投诉ESD/EOS损伤，需要判定责任环节。
- 可靠性试验后出现早期失效或寿命衰减。
- 汽车电子、医疗电子、工业控制等高可靠产品需要闭环根因。
2. 板级失效分析适用场景
- 整板无法上电、功能异常、间歇故障。
- BGA、LGA、QFN等封装焊点开裂或虚焊。
- PCB过孔、走线、阻焊、连接器异常。
- 温循、振动、湿热、跌落试验后失效。
- 现场批次性故障需要快速定位设计或工艺风险。
3. 两者协同闭环
实际工程中，芯片级和板级失效分析经常需要联动。板级分析若定位到某颗IC异常，可能进入芯片级开封和电性定位；芯片级分析若发现封装界面或键合线问题，也可能反馈到板级装配、焊接和热设计环节。单独依赖板级视角，容易把封装内部缺陷误判为焊接问题；单独依赖芯片级视角，也可能忽略整板热应力、机械应力和电源噪声对器件的二次损伤。
七、常见误区与工程建议
1. 常见误区
- 看到芯片异常就直接开封，导致板级应力证据丢失。
- 只做X-ray或切片，不做电性复测和功能映射。
- 将板级间歇故障简单归因于元件不良，忽略焊点疲劳或PCB材料退化。
- 未保留良品对照样品，无法判断缺陷是否具有批次性。
- 报告只描述现象，缺少机理推断、风险范围和可执行改善措施。
2. 工程建议
- 在送样前明确失效定义、失效数量、发生条件和已采取的措施。
- 优先保留原始状态，避免清洗、烘烤、拆焊、重新植球破坏证据。
- 按“整板—网络—器件—界面—内部结构”逐层缩小范围。
- 对关键缺陷设置多角度验证，例如电性、热学、结构、材料相互印证。
- 将失效分析结果转化为设计规则、工艺参数、来料管控或测试筛选标准。
总结
芯片级失效分析与板级失效分析的核心区别在于分析对象和证据链起点不同。芯片级更关注晶圆、裸片和封装内部微结构，依赖高精度电性定位、FIB、SEM、EDS和材料分析；板级更关注PCBA、焊点、互连、元件本体和系统功能，依赖X-ray、热成像、ICT、切片、环境复现和标准判定。选择合适路径，既能减少无效破坏，也能让失效结论更贴近产品改进和量产管控。
汇策第三方检测
汇策第三方检测专注于耐久性、物理性能、可靠性、热工学、电学等多元性能非标测试服务，可围绕芯片级与板级失效分析需求，提供电性复测、3D X-ray、CT、红外热像、SEM/EDS、FIB、C-SAM、金相切片、染色拉脱、温循、湿热、振动、跌落等组合检测方案。通过标准化流程、专业设备矩阵和工程师现场判断，帮助客户快速定位失效根因，完善质量闭环，提升产品可靠性与交付稳定性。欢迎联系专业工程师，获取针对芯片级失效分析与板级失效分析的检测方案。
